Как верифицировать и отлаживать ПЛИС Xilinx. Симуляции и отладка в среде Xilinx Vivado

Как верифицировать и отлаживать ПЛИС Xilinx. Симуляции и отладка в среде Xilinx Vivado. Продемонстрируем отладки проекта в среде Xilinx Vivado на примере отладочной платы ARTY. При проектировании на ПЛИС верификация и отладка являются необходимыми и трудоемкими этапами работы. Посмотрите запись вебинара, из которой вы узнаете, как отлаживать проект в среде Xilinx Vivado. В видео продемонстрирована отладка с использованием как встроенного симулятора, так и интегрированного логического анализатора. Вебинар рассчитан на широкий круг разработчиков начального и среднего уровня. В видео: 2:20 - Верификация и отладка – что это такое. Методы верификации. Где получить дополнительную информацию. 19:25 - Симуляция – что это такое и как ее организовать. » Практическая демонстрация симуляции проекта в среде Xilinx Vivado. » Отладка на аппаратуре. Встроенный логический анализатор и другие ядра для отладки.