Verilog#3. Создание RS-триггера и физическая реализация на Intel FPGA

Uploaded By: Myvideo

Published on

8 Sep 2024

1 view

0

0 votes

0

About Share Download Add to

Третье уже и практическое и теоретическое видео, в котором продолжаем учиться писать на языке описания аппаратуры Verilog. И в этом видео начинаем знакомиться с компонентами Последовательностной логики - RS-триггере (RS-защелка). Все рассказывается довольно подробно, проверяется работоспособность кода в тестбенче в ModelSim на Intel FPGA и физически на отладочной плате DE10-lite. Исходник к видео:

Share with your friends

Link:

Embed:

<iframe width="640" height="360" src="//myvideo.cc/embed/ZWt5eVB2MjFKUzBNeDV1czVZSjN4TDhVOFlQNnNZY1U1dTlwb2w1Yi9XTT0" frameborder="0" webkitallowfullscreen mozallowfullscreen allowfullscreen></iframe>

Video Size:

Custom size:

x

Autoplay video

Hide player controls

Hide resume playing

Add to Playlist:

Favorites

My Playlist

Watch Later

Verilog#3. Создание RS-триггера и физическая реализация на Intel FPGA

1 week ago

00:24:02

Verilog#3. Создание RS-триггера и физическая реализация на Intel FPGA

1 87%

Языки программирования / Спецпроцессоры / Прототипирование компиляторов

1 month ago

02:00:47

Языки программирования / Спецпроцессоры / Прототипирование компиляторов

1 50%

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

3 months ago

00:11:57

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

38 19%

Verilog#5. Создание D-триггера и физическая реализация

3 months ago

00:16:26

Verilog#5. Создание D-триггера и физическая реализация

28 81%

Verilog#4. Создание D-защёлки и физическая реализация

3 months ago

00:24:46

Verilog#4. Создание D-защёлки и физическая реализация

39 90%

VHDL#1. Создание проекта и работа с KEYsLEDs. Первый проект

4 months ago

00:19:10

VHDL#1. Создание проекта и работа с KEYsLEDs. Первый проект

17 52%

Verilog#2. Создание первого TestBench в ModelSim

4 months ago

00:33:48

Verilog#2. Создание первого TestBench в ModelSim

15 44%

Verilog#. Первый проект

4 months ago

00:27:23

Verilog#. Первый проект

19 37%

FPGA. Цифровой синтез. Практический курс

4 months ago

00:13:09

FPGA. Цифровой синтез. Практический курс

7 72%

10. Задачи и функции в Verilog HDL

8 months ago

00:13:41

10. Задачи и функции в Verilog HDL

35 41%

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

2 years ago

00:10:19

FPGA начального уровня :: Часть 3.1 :: Разработка PUF на HDL

1 52%

Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board

4 years ago

00:24:03

Verilog#3. Создание RS-триггера и физическая его реализация на Intel FPGA DE10-Lite Board

55 27%

Quartus II для начинающих. Урок 3.

5 years ago

00:27:26

Quartus II для начинающих. Урок 3.

5 29%

0 Comments

Guest