Guest
00:00:00 Введение в лекцию 00:01:46 Логическая структура процессора 00:03:32 Компоненты процессора 00:04:28 Тактовая частота и выполнение инструкций 00:07:13 Сложности выполнения инструкций 00:10:11 Независимые операции 00:12:09 Регистр-файл и суммат-адрес 00:13:28 Пятиступенчатый разбор инструкции 00:14:09 Декодирование и разбор блока операторов 00:15:03 Стадии выполнения и обращения к памяти 00:16:11 Стадия обновления блока операторов и регистров 00:18:04 Возможность упрощения конвейера 00:19:24 Усложнение конвейера 00:21:21 Эмуляция конвейера в эмуляторах 00:23:18 Сравнение RISC и RISC-V 00:24:08 Моделирование и виртуальная память 00:25:10 Компиляция и структура процессора 00:28:11 Конвейерная обработка 00:30:56 Пример работы конвейера 00:32:50 Выполнение инструкций 00:36:26 Конфликты в конвейере 00:37:03 Пример конфликта 00:42:42 Решение конфликтов 00:45:31 Структурные конфликты 00:47:56 Логические конфликты 00:48:38 Аппаратное решение 00:49:40 Зависимость по данным и управление 00:50:42 Пример зависимости по управлению 00:53:25 Проброс регистров 01:03:10 Проблемы с памятью 01:06:43 Инструкция и стадии выполнения 01:07:36 Проблемы с отображением стадий 01:09:34 Зависимость по данным и управлению 01:11:21 Влияние хазер детекшн на конвейер 01:17:33 Упреждающее вычисление и предсказание переходов 01:19:57 Суперскалярность и векторность 01:22:41 Примеры и ограничения 01:24:52 Харвариды и гипертрейдинг 01:26:47 Домашнее задание и обзорная лекция Источник:
