Verilog#5. Создание D-триггера и физическая реализация

Uploaded By: Myvideo

Published on

8 Sep 2024

2 views

0

0 votes

0

About Share Download Add to

Учимся создавать свою первую защелку на Verilog - D-защёлку. Основные теоретические пояснения, в чем разница с D-триггером, физическая реализация на FPGA, проверка через RTL-диаграмму на правильность написания и обязательно проверка через TestBench созданного устройства. Материалы видео:

Share with your friends

Link:

Embed:

<iframe width="640" height="360" src="//myvideo.cc/embed/MTlkS0dlV01Hd3RBRWhHNlgybFpzMk0rVlF5Y2tVaDUxbTA2Q0VxeDhtOD0" frameborder="0" webkitallowfullscreen mozallowfullscreen allowfullscreen></iframe>

Video Size:

Custom size:

x

Autoplay video

Hide player controls

Hide resume playing

Add to Playlist:

Favorites

My Playlist

Watch Later

Verilog#5. Создание D-триггера и физическая реализация

3 months ago

00:16:26

Verilog#5. Создание D-триггера и физическая реализация

2 47%

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

6 months ago

00:11:57

Verilog#6. Создание D-защёлок и D-триггеров с учетом LEs на FPGA

53 6%

Verilog#4. Создание D-защёлки и физическая реализация

6 months ago

00:24:46

Verilog#4. Создание D-защёлки и физическая реализация

47 86%

VHDL#1. Создание проекта и работа с KEYsLEDs. Первый проект

7 months ago

00:19:10

VHDL#1. Создание проекта и работа с KEYsLEDs. Первый проект

23 23%

Verilog#2. Создание первого TestBench в ModelSim

7 months ago

00:33:48

Verilog#2. Создание первого TestBench в ModelSim

22 92%

Verilog#. Первый проект

7 months ago

00:27:23

Verilog#. Первый проект

21 66%

FPGA. Цифровой синтез. Практический курс

7 months ago

00:13:09

FPGA. Цифровой синтез. Практический курс

7 78%

10. Задачи и функции в Verilog HDL

11 months ago

00:13:41

10. Задачи и функции в Verilog HDL

41 93%

8, JS, iostate: Как Делают Процессоры!

5 years ago

00:09:10

8, JS, iostate: Как Делают Процессоры!

1 33%

Verilog. Симуляция RISC-V ISA

6 years ago

00:24:56

Verilog. Симуляция RISC-V ISA

11 91%

Verilog. Архитектура и микроархитектура. Однотактный RISC-V

6 years ago

00:49:54

Verilog. Архитектура и микроархитектура. Однотактный RISC-V

26 26%

0 Comments

Guest