Guest
LUT-привет! Сегодня на колаб стриме мы будем разбираться с универсальной методологией верификации, более известной как #UVM. -- Гайд для начинающих по UMV от ведущего стрима - строго рекомендуется к ознакомлению -- Открыта регистрация на конференцию #FPGA разработчиков FPGA-Systems 2021.1 Участие бесплатное -- 0:00 Приветствие 1:50 Про конференцию FPGA-Systems 2021.1 4:20 Ведущий. коротко о себе и опыте в UVM 7:12 Что такое UVM? 11:00 Про перемотайте к следующей отметке 23:15 Возвращаемся 25:40 Написанное ранее Виталием руководство по UVM 29:15 Рекомендуемая литература 37:00 Начинаем проект с нуля 43:50 Описываем интерфейс на systemverilog 48:19 Подключаем тестируемый VHDL модуль в тестбенч, используя интерфейс 55:05 Начинаем добавлят
