АПС Л9. Конвейерный процессор RISC-V

Лекция посвящена синтезу процессора с конвейерной микроархитектурой на основе архитектуры RISC-V и проблемам, которые влечёт за собой конвейеризация исполнения команд. Основные моменты лекции: 1:48 - особенности архитектуры RISC-V, набор инструкций и способы их кодирования 9:14 - виды микроархитектур 13:20 - идея конвейерной обработки команд 19:20 - классический пятистадийный тракт данных конвейера 22:34 - пример работы конвейера 27:42 - пример конфликта по данным 31:39 - применение байпаса для устранения конфликта по данным 39:28 - пример неразрешимого конфликта по данным 44:44 - организация приостановки конвейера для устранения конфликта 49:58 - конфликты по управлению 52:12 - классификация конвейерных конфликтов 1:02:03 - состояния ожидания и простоя конвейера 1:04:44 - оценка производительности конвейера в сравнении с другими микроархитектурами telegram: github: