Глава 8. Примитивы, объявляемые пользователем Verilog HDL

В этом пункте описывается техника моделирования, позволяющая расширить набор предопределенных примитивов вентилей путем разработки и спецификации новых примитивных элементов, называемых UDP. Подробное содержание: Содержание 8.1 Объявление UDP Заголовок UDP Объявление портов UDP Объявление initial последовательном UDP Таблица состояния UDP Значения Z в UDP Краткое описание символов 8.2 Комбинационные UDPs 8.3 Последовательные UDPs, чувствительные к уровню 8.4 Чувствительные к фронтам последовательные UDP 8.5 Инициализация последовательного UDP 8.6 Экземпляры UDP 8.7 Описание совмещения чувствительности к уровню и фронту 8.8 Доминирование чувствительности к уровню